Huawei accelera sui chip e sfida il mercato: niente ASML, obiettivo 1,4 nanometri entro il 2031

26/05/2026 ECONOMIA Preferisci Informazione.News su Google

Redazione Economia   -   L'industria globale dei semiconduttori, che per decenni ha considerato le macchine a ultravioletti estremi (EUV) del colosso olandese ASML come l'unica strada percorribile verso la miniaturizzazione estrema, deve fare i conti con una narrazione alternativa. È quella che arriva da Shenzhen, dove Huawei ha rotto gli schemi presentando una strategia ambiziosa: produrre chip con una densità equivalente a 1,4 nanometri entro il 2031, senza utilizzare la litografia più avanzata che, va ricordato, le è preclusa a causa delle severe restrizioni imposte all’export verso la Cina.

L'architettura, battezzata "LogicFolding", rappresenta il pilastro centrale di questa offensiva, spostando l'asse della competizione dalla pura riduzione geometrica dei transistor (ormai sempre più costosa e complessa) a una riorganizzazione radicale della loro disposizione fisica.

L'addio alla legge di Moore (per restare in corsa)

La scommessa tecnologica della società guidata (nel settore chip) da He Tingbo si fonda su un nuovo presupposto teorico, battezzato "Tau Scaling Law" o "legge τ". Se la tradizionale legge di Moore imponeva di raddoppiare il numero di transistor rimpicciolendoli, il nuovo approccio si concentra sul "time scaling": ridurre cioè drasticamente il tempo di propagazione del segnale all'interno del circuito.

Per farlo, LogicFolding "piega" di fatto i circuiti planari in una struttura tridimensionale verticale, impilando gli strati per aumentare la densità senza dover incidere modelli sempre più fini sulla silicio. I numeri dichiarati durante il simposio IEEE ISCAS sono, per usare un eufemismo, notevoli: un incremento della densità di progettazione del 53,5%, un guadagno in frequenza del 12,7% e una riduzione dei costi stimata intorno al 30%.

Dai fogli di carta ai primi silici: il caso del Kirin 2026

Non si tratta, in questo caso, di un mero esercizio teorico o di un annuncio a effetto per calmierare gli investitori. L'azienda ha rivelato che negli ultimi sei anni ha già progettato e messo in produzione la bellezza di 381 modelli di chip basati su questo nuovo principio, un dato che suggerisce una fase di ricerca e sviluppo già molto avanzata. La prova del nove, quella che avrà un impatto diretto sul mercato consumer, arriverà nell'autunno del 2026 con il lancio del nuovo processore Kirin, destinato a equipaggiare i top di gamma della casa.

Questo componente, che alcuni analisti definiscono "Kirin 2026", rappresenterà il primo banco di prova su larga scala della tecnologia LogicFolding, promettendo di offrire prestazioni in grado di colmare il divario con i rivali occidentali senza disporre delle macchine EUV che sarebbero, sulla carta, indispensabili.

L'arte dell'arrangiarsi: packaging innovativo anche per lo storage

La stessa filosofia che ispira la rivoluzione dei calcoli si ritrova anche in un settore apparentemente meno nobile ma altrettanto strategico: lo storage dati. La guerra dei semiconduttori non si vince solo con la potenza di calcolo delle CPU o delle GPU, ma anche con la capacità di muovere e conservare i dati. Consapevole di questo, Huawei ha recentemente svelato (nel corso dell'ID Forum di Parigi) la sua nuova famiglia di SSD OceanDisk, pensata per l'intelligenza artificiale e i data center ad alta densità.

Anche qui, l'ostacolo è rappresentato dall'impossibilità di acquistare le memorie NAND più avanzate (quelle con stacking superiore ai 400 strati), prodotte con tecnologie soggette al veto americano. La soluzione? Innovare il packaging.

Invece di inseguire la corsa agli strati verticali nella singola cella di memoria, gli ingegneri dell'azienda cinese hanno sviluppato la tecnologia "Die-on-Board" (DoB). Saltando la fase di confezionamento tradizionale (TSOP o BGA), i chip di memoria NAND (forniti probabilmente da partner nazionali come YMTC) vengono saldati direttamente sul circuito stampato. Questo approccio, che ricorda da vicino le tecniche usate per le GPU, permette di impilare fisicamente più chip in uno stesso spazio fisico.

Il risultato è concreto: sono già pronti SSD da 61,44 e 122,88 Terabyte, con un progetto da 245 TB già nel cassetto. Un modo, questo, per aggirare il muro delle sanzioni senza rinunciare alla competitività nel mercato enterprise, offrendo sistemi di storage in grado di alimentare i gargantueschi modelli di AI senza che ogni singolo componente violi le rigide regole del commercio internazionale.